The Mathworks presenta Simulink HDL Coder

The MathWorks presenta Simulink® HDL Coder, che genera automaticamente codice HDL (Hardware Description Language) sintetizzabile a partire da modelli Simulink e Stateflow®. Il prodotto genera codice Verilog e VHDL indipendente dal target, oltre che file di testbench, per l’implementazione e la verifica di ASIC (Application Specific Integrated Circuit) ed FPGA (Field Programmable Gate Array). Fornendo un percorso diretto nella realizzazione di un sistema, Simulink HDL Coder accelera la progettazione, l’implementazione e la verifica di hardware.

“Per anni, i progettisti elettronici hanno atteso con impazienza l’avvento di strumenti per la generazione automatica di codice per dispositivi ASIC o FPGA da modelli di sistema”, ha affermato Handel Jones, CEO di International Business Strategies, Inc. “Questa soluzione rivoluzionaria rappresentata da Simulink HDL Coder, rende oggi più concrete le aspettative di progettazione elettronica a livello di sistema. Con un percorso diretto che va dalla specifica eseguibile Simulink al codice HDL, i team di progettazione riducono drasticamente le pressioni legate a tempi, costi e qualità che devono fronteggiare in un mercato sempre più competitivo”.

“Da più di dieci anni, i progettisti utilizzano la progettazione Model-Based per ottenere riduzioni nel tempo di sviluppo del 50% o superiori per la progettazione di sistemi, schede e IC”, ha affermato Ken Karnofsky, direttore Marketing del settore elaborazione dei segnali e telecomunicazioni presso The MathWorks. “La generazione di codice HDL da modelli Simulink è sempre stata in cima alla lista dei loro desideri. Ora, gli ingegneri possono progettare, verificare ed implementare hardware utilizzando i modelli Simulink e questi stessi modelli possono anche generare software sintetizzabile”.

Simulink HDL Coder genera codice Verilog e VHDL per 80 blocchi standard di Simulink e del Signal Processing Blockset, oltre che per macchine a stati finiti di Mealy e di Moore in Stateflow. Questo codice generato è indipendente dalla piattaforma hardware ed utilizzabile con qualsiasi strumento di verifica. Anche il codice HDL preesistente e le proprietà intellettuali di terzi possono essere verificati con modelli Simulink ed integrati con il codice generato automaticamente mediante Simulink HDL Coder.

Simulink HDL Coder genera anche testbench Verilog e VHDL che consentono di riutilizzare dati di simulazione per la verifica del sistema implementato. “Scrivere manualmente dei testbench è un processo che richiede molto tempo ed è soggetto a errori”, ha affermato Karnofsky, rimarcando che i team di progettazione in genere devono scrivere 10 righe di codice di verifica HDL per ogni riga di codice hardware. “La generazione automatica di testbench può contribuire a risolvere l’ostacolo rappresentato dalla fase di verifica”.

Progettisti di oltre 60 società in tutto il mondo coinvolti per 1 anno nella fase di test della prerelease di Simulink HDL Coder hanno apprezzato l’efficacia del prodotto nel migliorare in modo significativo il processo e la qualità di progettazione dell’hardware. “Utilizzando Simulink HDL Coder, il nostro team ha potuto eseguire rapidamente le sperimentazioni con molteplici architetture del sistema da implementare e codice HDL generato automaticamente”, ha dichiarato Robert Peruzzi, senior dello staff tecnico, Agere Systems. “Simulink HDL Coder rappresenta un’aggiunta importante per la nostra strategia di progettazione Model-Based. Con Simulink HDL Coder, possiamo ottenere un’implementazione più efficace dei blocchi digitali sui nostri circuiti integrati e ridurre significativamente il tempo utilizzato per l'implementazione e la verifica di HDL”.

Disponibilità Simulink HDL Coder è già disponibile per piattaforme Microsoft Windows, UNIX e Linux. Per ulteriori informazioni, visitare la pagina prodotto relativa a Simulink HDL Coder su www.mathworks.com/products/slhdlcoder