GE Fanuc Intelligent Platforms ICS-8551

A conferma della posizione di leadership nel campo delle soluzioni per la conversione analogica/digitale (ADC) a elevate prestazioni, GE Fanuc Intelligent Platforms ha reso noto la disponibilità di un modulo ADC in formato XMC/PMC. Progettato per l’impiego in ambiente gravosi, il nuovo ICS-8551 può operare in modalità a 2 o 4 canali a frequenze di campionamento di 1,5 GHz (2 canali) o 3 GHz (4 canali) in sistema su cui girano applicazioni SDR (Software Defined Radio) quali ad esempio monitoraggio dello spettro, captazione di segnali per via radio-elettrica ed elettronica (signal intelligence), comunicazioni tattiche e radar. L’abbinamento di risorse di conversione A/D ed FPGA alta alte prestazioni consente a ICS-8551 di digitalizzare ed elaborare direttamente i segnali VHF e UHF. E’ possibile sviluppare algoritmi quali DDC (Digital Down Conversion), FFT e filtraggio per la loro esecuzione sull’FPGA Virtex-4 di Xilinx (XC4VFX60 o XC4VFX100) presente a bordo utilizzando il kit di sviluppo hardware (HDK – Hardware Development Kit) incluso.

“L’introduzione di ICS-8551 ci permette da un lato di ampliare la nostra gamma di soluzioni per applicazioni Software Defined Radio – ha detto Jonathan Jones, sensor processing technology leader di GE Fanuc Intelligent Platforms – e dall’altro di fissare nuovi limiti per quel che riguarda il valore delle frequenze di campionamento relativamente al formato XMC. Le caratteristiche intrinseche di ICS-8551, tra cui elevate prestazioni, dimensione compatte e affidabilità, ne fanno la soluzione ideale per le più complesse applicazioni di conversione A/D nei settori sia militare sia industriale”. Per garantire il massimo throughput, ICS-8551 mette a disposizione fino a 8 canali (lane) di I/O seriali a elevata velocità, in grado di assicurare velocità che arrivano a 3,125 Gbps, per la comunicazione con schede carrier XMC come ad esempio il processore di segnali di front end V4DSP di GE Fanuc Intelligent Platforms. L’interfaccia PCI 64/66 assicura velocità di trasferimento in presenza di un flusso continuo di dati (sustained) maggiore di 400 Mbps, mentre la porta di I/O Pn4 permette all’utente di definire connessioni dirette punto-punto con l’FPGA, eliminando le latenze imputabili all’interrupt. Queste ultime due interfacce possono essere usate in applicazioni nelle quali non è possibile impiegare l’interfaccia XMC.

Il kit di sviluppo hardware di ICS-8551 integra sia un core per la logica di default sia un core IP DDC (Digital Down Converter). Il primo core, progettato per garantire il minimo ingombro sull’FPGA, rappresenta l’elemento base a partire dal quale gli utenti possono programmare le loro funzionalità. Esso comprende un’interfaccia A/D e funzionalità di bufferizzazione dei dati verso le uscite seriali ad alta velocità e il bus PCI grazie alla presenza di due buffer FIFO. Il core DDC consente di effettuare lo spostamento in banda base di un segnale limitato in banda di frequenza intermedia programmata: il segnale subisce le operazioni di filtraggio e decimazione prima di essere inviato in uscita. Le opzioni di uscita comprendono uscite seriali ad alta velocità o il bus PCI. In un prossimo futuro è prevista l’aggiunta a HDK di vari core di protocollo.

I kit di sviluppo software (SDK – Software Development Kit) per ICS-8551 sono disponibili per i sistemi operativi VxWorks, Linux e Windows. Ciascun SDK integra un driver a livello di kernel, un insieme completo di API e codice esemplificativo scritto in C. E’ anche disponibile una utility per il caricamento della flash per consentire agli utilizzatori di caricare i core dell’FPGA sulla memoria flash presente a bordo attraverso il bus PCI.